IBIS部分说明和使用范围

IBIS作为一项电子工业联盟(EIA)指定的行为模型规范标准,是一种快速准确的建模方法,是反映芯片驱动和接收电气特性的一种国际标准.非常适合做石英晶体振荡器和串扰等高频效应的计算与仿真。

然而,IBIS实际上不是“模型”,而是模拟器将使用的数据来基于某些算法创建设备的行为模型.IBIS行为模型有时被称为“IBIS文件”或“IBIS数据表”.IBIS文件最常用于高速板或系统的信号完整性仿真.

IBIS模型旨在用于系统板上的信号完整性分析.这些模型允许系统设计人员模拟并因此预见连接不同低电压有源晶振设备的传输线中的基本信号完整性问题.可以通过模拟分析的潜在问题包括由于线路中的阻抗不匹配而从到达接收器的波反射回贴片晶振驱动器的能量的程度;相声;地面和电源反弹;超调;冲;和线路终端分析等.

例如,IBIS规范支持几种类型的输入和输出,可以建模为三态,开路集电极,漏极开路,I/O和ECL.第一步是识别设备上不同石英晶振类型的输入和输出,并确定存在多少缓冲设计.应该注意,一个模型可用于表示IBIS文件中的多个输入或输出.但是,如果C_Comp和包参数不同,则需要单独的模型.

R_Pin,L_Pin和C_Pin是每个引脚到缓冲器连接的电阻,电感和电容的电气特性.R_Pkg,L_Pkg和C_Pkg是整个包的集总值.对于C_Comp参数,最大值列为最大值,最小值列为最小值.

IBIS模型配置了包装的载荷和R/L/C值.Q-TechQT625的以下R/L/C如下所示：

这是硅芯片电容,不考虑封装电容.这是从焊盘回到缓冲器时看到的电容.C_Comp是一个关键参数,尤其适用于接收器输入.C_Comp应该具有每个不同角点的值,min,typ和max.C_Comp的最大值将在最大角落之下,最小值将在最小角落之下.

简单地描述,IBIS模型是从被建模的设备获取的DC(电流对电压)和瞬态(电压对时间)数据的集合.可以通过实验室测量或通过模拟2520贴片晶振设备的SPICE模型来收集该数据.一旦创建,EDA工具就可以使用IBIS模型来创建该设备的行为模型.行为建模过程是EDA工具专有的,并且基于IBIS模型本身包含的信息.

要在IBIS内建模输出缓冲器,DC和瞬态数据应包括上拉曲线,下拉曲线,上升波形和下降波形.一旦通过SPICE仿真收集了这些数据,它将被格式化并包含在IBIS模型中,表示正在建模的输出缓冲区.上拉和下拉曲线由输出缓冲器的I/V特性分别定义为完全处于逻辑高状态和逻辑低状态.

上升和下降波形数据描述了输出缓冲器的V/t特性.斜坡输入激励用于将输出驱动为逻辑高电平,用于上升波形,并将逻辑低电平驱动为下降波形.在每种情况下,收集电压与时间的数据.